Ram Timings ???

Im Grunde ist die Betriebsart fest vorgegeben, ich denke das ich dir nichts anderes schreiben kann. Versuchs aber mal..

Die Column Address Strobe Latency oder CL ist ein Spalten Adress Abtastsignal. Mit diesem wichtigen Steuersignal wird dem Chip angewiesen die ihm zugeführte Adresse als Spaltenadresse zu integrieren und zu interpretieren. Hier spielt die Verzögerung eine Rolle, die zwischen Adressierung und Bereitstellung an die Adresse einsetzt. Je höher der Wert, je größer die Verzögerung.

Row Precharge steuert die Anzahl der vor dem erneuten Laden für RAS gestattenden Zyklen.

Ras Pulse Width - Hier wird die Anzahl der Taktzyklen der CPU angegeben,, welches nach dem RAS Signal erneuert wird. ( Frage: wofür benötigst du diesen Zugriff)

RtCDelay DRAM wird getrennt aufgefrischt, und zwar in zeilen und Kolumnen. In dieser Option wird einfach das Timing dieser Übergabe von RAS to CAS bestimmt.

WRC regelt die Anzahl der taktzyklen zwischen der letzten gültigen Schreibaktion und dem nächsten Zeitpunkt in der der Bank ein weiterer Ladebefehl zugewiesen wird.

Bank Interleave : Der RAM ist in Bänke aufgeteilt. Bei einer RAM belegung wird ein Wort immer zuerst die Bank 0 füllen und dann die 1. Mit dem Interleaving Verfahren ist ein sogenannter Paralellzugriffsmodus auf die Bänke gemeint. Die Bänke werden hier abwechseln eingeschaltet, eine Bank ist belegt, während die andere in der zeit refreshed wird..

Hier sind wir auch direkt wieder bei der Erholungszeit der Refreshzyklen (Precharge Time) = Waitstates...

Autor	Mitteilung
PC Freak Boardjunior Beiträge: 28	Gesendet: 16:03 - 11.01.2004 Was bedeuten eigentlch die ganzen Ram Timings: Cas Latency: Row Precharge: Ras Pulse Width Ras to Cas Delay: Write Recovery Cycle: Bank Interleave: Ich habe mir zwar schon viele Berichte darüber durchgelesen, doch immer wird nur die Hälfte beschrieben oder es wird immer wieder anders beschrieben. Auch auf Computer Greenhorn, den Bericht habe ich mir duchgelesen, doch so rihtig schlau wurd ich daruas auch nicht. Villeicht kann mir ja hier jemand helfen
Deichkind Board-Champion Beiträge: 5022	Gesendet: 18:39 - 11.01.2004 Im Grunde ist die Betriebsart fest vorgegeben, ich denke das ich dir nichts anderes schreiben kann. Versuchs aber mal.. Die Column Address Strobe Latency oder CL ist ein Spalten Adress Abtastsignal. Mit diesem wichtigen Steuersignal wird dem Chip angewiesen die ihm zugeführte Adresse als Spaltenadresse zu integrieren und zu interpretieren. Hier spielt die Verzögerung eine Rolle, die zwischen Adressierung und Bereitstellung an die Adresse einsetzt. Je höher der Wert, je größer die Verzögerung. Row Precharge steuert die Anzahl der vor dem erneuten Laden für RAS gestattenden Zyklen. Ras Pulse Width - Hier wird die Anzahl der Taktzyklen der CPU angegeben,, welches nach dem RAS Signal erneuert wird. ( Frage: wofür benötigst du diesen Zugriff) RtCDelay DRAM wird getrennt aufgefrischt, und zwar in zeilen und Kolumnen. In dieser Option wird einfach das Timing dieser Übergabe von RAS to CAS bestimmt. WRC regelt die Anzahl der taktzyklen zwischen der letzten gültigen Schreibaktion und dem nächsten Zeitpunkt in der der Bank ein weiterer Ladebefehl zugewiesen wird. Bank Interleave : Der RAM ist in Bänke aufgeteilt. Bei einer RAM belegung wird ein Wort immer zuerst die Bank 0 füllen und dann die 1. Mit dem Interleaving Verfahren ist ein sogenannter Paralellzugriffsmodus auf die Bänke gemeint. Die Bänke werden hier abwechseln eingeschaltet, eine Bank ist belegt, während die andere in der zeit refreshed wird.. Hier sind wir auch direkt wieder bei der Erholungszeit der Refreshzyklen (Precharge Time) = Waitstates...